Powrót do listy wiadomości
Dodano: 2009-01-08 | Ostatnia aktualizacja: 2009-01-08
Nowa technika mierzenia odporności na pękanie powłok izolacyjnych
Nowa technika mierzenia odporności na pękanie powłok izolacyjnych
Zagadnienie dotyczy mechanicznej wytrzymałości tzw. warstwy dielektrycznej ‘low-k’, czyli izolującej elektrycznie powłoki o grubości zaledwie kliku mikrometrów, która jest umieszczana pomiędzy warstwami przewodzącymi i elementami chipów mikroprocesorowych oraz innych wysoce wydajnych urządzeń półprzewodnikowych. Ponieważ takie urządzenia, jak tranzystory są coraz mniejsze i umieszczane coraz bliżej siebie, konstruktorzy zapobiegają przebiciom i interferencjom poprzez tworzenie coraz bardziej porowatych warstw izolujących zawierających nanopory; to jednakże czyni je bardziej podatnymi na uszkodzenia. Uszkodzenia wynikające z kruchości powłok izolujących ‘low-k’ są dla przemysłu prawdziwym problemem, gdyż wpływają na obniżenie produktywności oraz niezawodności urządzeń. W dodatku nie było dotąd precyzyjnej metody pomiaru odporności na pękanie takich powłok, co znacznie utrudniało projektowanie.
Naukowcy z NIST są przekonani, że znaleźli rozwiązanie problemu pomiaru stosując nową technikę testowania nazywaną nanowgłębnikową. Badanie nanowgłębnikowe polega na naciskaniu ostrym, twardym obiektem, jak diamentowa końcówka, i obserwowaniu ciśnienia jakie jest potrzebne do zdeformowania materiału. Od blisko 20 lat naukowcy potrafią mierzyć elastyczność i plastyczność, czyli siły potrzebne do odkształcenia materiału, wykorzystując do tego nanoindentery. Jednakże badanie odporności, reprezentującej siłę, która jest potrzebna do złamania materiału jest o wiele trudniejsze. Cienkie powłoki sprawiały problem, gdyż do badania musiały być układane na powierzchni innego, twardego materiału, jak płytka krzemowa.
Nowa technika opracowana w NIST wymaga niewielkiej modyfikacji urządzeń służących do badania nanowgłębnikowego. Sonda musi być ostrzejsza i cieńsza niż normalnie. Naciskając delikatnie na warstwę dielektryczną powodujemy powstawanie pęknięć o rozmiarze około 300 nanometrów, które są następnie mierzone techniką mikroskopii elektronowej. To jak układają się pęknięcia zależy od złożonego oddziaływania siły wgłębnikowej, grubości powłoki, jej naprężenia oraz własności sprężystych powłoki oraz krzemowego podłoża. Te zmienne są następnie wstawiane do modelu, który przewiduje nie tylko odporność na pęknięcia, ale również i krytyczną grubość powłoki powodującą spontaniczne pękanie.
Dzięki tej metodologii, producenci urządzeń będą w stanie wyeliminować część potencjalnie podatnych na uszkodzenia powłok dielektrycznych zanim zostaną one poddane drogim badaniom.
(lk)
Kategoria wiadomości:
Z życia branży
- Źródło:
- Science Daily
Komentarze (0)
Czytaj także
-
Transfery linii produkcyjnych dzięki relokacji maszyn
Transfery linii produkcyjnych stanowią jedno z największych wyzwań logistycznych i operacyjnych dla przedsiębiorstw przemysłowych, wymagając nie...
-
Nowe płyty główne Mini ITX z procesorami AMD Ryze Embedded
Mikroarchitektura „Zen" firmy AMD wraz z procesorami Ryzen Embedded V1000/R1000 ustanawiają nowy standard wydajności obliczeniowej w systemach...